(19)日本国特許庁(JP)

(12) 公開特許公報 (A) (11) 特許出願公開番号

特開平7-200106

(43)公開日 平成7年(1995)8月4日

(51) Int. C1. 6

識別記号 庁内整理番号 FI

技術表示箇所

G06F 1/26

1/32

G06F 1/00 3 3 4

332 B

審査請求 未請求 請求項の数3

OL

(全5頁)

(21)出願番号

特願平5-337752

(22) 出願日

平成5年(1993)12月28日

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 上原 利之

尼崎市塚口本町8丁目1番1号 三菱電機株

式会社通信機製作所内

(74)代理人 弁理士 髙田 守


(54) 【発明の名称】電源制御回路

(57)【要約】

(修正有)

【構成】 プロセッサの周辺デバイス群に対する電源供 給において、プロセッサがアクセスしている状況に応じ て電源供給及び停止を行う。また、プロセッサの動作モ ードに対応してプロセッサが指示する周辺デバイスにの み電源供給を行う。このため、プロセッサのアクセスし ている周辺デバイスを選定するデコーダ回路又はプロセ ッサの指示する周辺デバイスを選択するセレクタ回路、 及び周辺デバイス電源供給選択信号を入力する各周辺デ バイスの電源スイッチを操作する。

【効果】 プロセッサの周辺デバイス群に対する電源供 給を任意に限定又は選定でき、プロセッサの周辺デバイ ス回路の低消費電力化を簡易な回路構成で実現できる。



【特許請求の範囲】

【請求項1】 プロセッサに接続された周辺装置に電源 供給を行う電源制御回路において、

上記電源制御回路は、

プロセッサから発せられるコマンドデータに基づいてア クセス対象とする周辺装置の選択信号を生成する選択信 号生成手段と、

上記選択信号生成の結果得られた選択信号を入力とし、 該選択信号の状態に応じて供給電源から該指定周辺装置 に供給される電源をon、またはoff制御するための 10 電源スイッチ手段と、を備えたことを特徴とする電源制 御回路。

【請求項2】 プロセッサに接続された周辺装置に電源 供給を行う電源制御回路において、

上記電源制御回路は、

プロセッサから発せられるコマンドデータに基づいてア クセス対象とする周辺装置の選択信号を生成する選択信 号生成手段と、

周辺装置に対し電源供給のon、offタイミング信号を生成する電源供給タイミング生成手段と、

周辺装置を指定するための上記選択信号と上記電源供給 タイミング信号を入力とし、指定装置に対する電源供給 のon、off制御信号を生成する電源制御回路手段 と、

上記電源制御回路手段の出力制御信号を入力とし該出力制御信号の状態に応じて供給電源から該指定周辺装置に供給される電源をon、またはoff制御するための電源スイッチ手段と、を備えたことを特徴とする電源制御回路。

【請求項3】 プロセッサに接続された周辺装置に電源 30 供給を行う電源制御回路において、

上記電源制御回路は、

プロセッサから発せられるコマンドデータを受けて周辺 装置に対する電源供給群を指定するためのパターンを選 択出力する少なくとも1個のパターンジェネレータ生成 手段と、

上記パターンジェネレータ生成手段の出力信号を入力と し指定装置群に対する電源供給on、off制御信号を 生成するための指定パターン合成回路手段と、

上記指定パターン合成回路手段の出力制御信号を入力と 40 し該出力制御信号の状態に応じて供給電源から該指定周 辺装置に供給される電源をon、またはoff制御する ための電源スイッチ手段と、を備えたことを特徴とする 電源制御回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明はプロセッサ制御により 周辺デバイスへの電源供給をコントロールする電源制御 回路に関するものである。

[0002]

【従来の技術】図6は従来例における電源制御回路のブロック図である。図において1はプロセッサ、2はプロセッサのシステムバス、4はプロセッサのシステムバスのドライバ、 $5\sim7$ はプロセッサのシステムバスに接続される周辺デバイスDev $[1]\sim$ Dev $[r]\sim$ Dev [n] ($1\leq r\leq n:n$ は正の整数)、9は供給電源である。

【0003】次に動作について説明する。図6において、プロセッサ1はプログラムからの指示によって指定されたデバイスをアクセスする為に、デバイス選択に必要とされるコマンドをリード・ライトサイクルに基づいて、システムバス2経由でバスドライバ4に直結した周辺デバイス5~7に対し送出することによって、上記プログラムで指定されたデバイスに対するアクセス動作を実行していた。

【0004】上記プロセッサの動作中、供給電源9はプロセッサの周辺デバイスに対するデータアクセスとは無関係に常時周辺デバイスDev [1] \sim Dev [n] に対して電源電流を連続して供給してい 20 た。

[0005]

【発明が解決しようとする課題】従来の電源制御回路は 以上のように構成されていたので、プロセッサの各種動 作モードとは無関係に常時電源が周辺デバイスに供給さ れ続けるため、電力が大量に消費されるという問題点が あった。

【0006】この発明は上記のような問題点を解消する ためになされたもので、プロセッサの各種動作モードに 対応して周辺デバイスに対する電源の供給、停止制御を 行うことにより、無駄な電力消費を抑えた、効率のよい 電源制御回路を提供することを目的とする。

[0007]

【課題を解決するための手段】この発明に係わる電源制 御回路は、プロセッサから発せられるコマンドデータに 基づいてアクセス対象とする周辺装置の選択信号を生成 する選択信号生成手段と、上記選択信号生成の結果得ら れた選択信号を入力とし、該選択信号の状態に応じて供 給電源から該指定周辺装置に供給される電源をon、ま たはoff制御するための電源スイッチ手段を備えたも のである。また、この発明に係わる電源制御回路は、プ ロセッサから発せられるコマンドデータに基づいてアク セス対象とする周辺装置の選択信号を生成する選択信号 生成手段と、周辺装置に対し電源供給のon、offタ イミング信号を生成する電源供給タイミング生成手段 と、周辺装置を指定するための上記選択信号と電源供給 タイミング信号を入力とし、指定装置に対する電源供給 のon、of f制御信号を生成する電源制御回路手段 と、上記電源制御回路手段の出力信号を入力とし該出力 信号の状態に応じて供給電源から該指定周辺装置に供給 される電源をon、またはoff制御するための電源ス

イッチ手段を備えるようにしたものである。さらに、この発明に係わる電源制御回路は、プロセッサから発せられるコマンドデータを受けて周辺装置に対する電源供給群を指定するパターンを選択出力する少なくとも1個のパターンジェネレータ生成手段と、上記パターンジェネレータ生成手段の出力信号を入力とし指定装置群に対する電源供給on、off制御信号を生成する指定パターン合成回路手段と、上記指定パターン合成回路手段と、上記指定パターン合成回路手段と、上記指定パターン合成回路手段の出力信号を入力とし該出力信号の状態に応じて供給電源から該指定周辺装置に供給される電源をon、またはoff制御するための電源スイッチ手段を備えるようにしたものである。

[8000]

【作用】この発明に係わる電源制御回路は、プロセッサからのコマンドデータに基づいて周辺デバイスに電源を供給する電源スイッチのオン/オフ制御をするように動作するので、プロセッサがアクセス対象とする周辺デバイスのみに電源供給を行うことができる。また、プロセッサからのコマンドデータによってアクセス対象とする任意の周辺デバイスを選択し、これとは独立にプロセッ 20 サからの指示によって上記指定の周辺デバイスに対する電源オン/オフのタイミング制御を行うようにした。さらに、複数個のパターンジェネレータの組合せ出力結果によって、周辺デバイスを任意に指定できる様にしたものである。

[000,9]

【実施例】

実施例 1. 以下、この発明の一実施例を図について説明する。図 1 において、 1 はプロセッサ、 2 はプロセッサのシステムバス、 3 はシステムバスからのアドレスをデ 30 コードしアクセス中の周辺デバイス選択信号のみをアクティブ状態にするデコーダ、 4 はプロセッサのシステムバスに接続される周辺デバイスDev $[1] \sim Dev[r] \sim Dev[n]$ ($1 \le r \le n:n$ は正の整数)、 8 は電源スイッチ、 9 は供給電源、 10はプロセッサからのイネーブル信号、 $11 \sim 13$ は周辺デバイス電源供給用の選択信号である。

【0010】次に動作について説明する。ここではプロセッサが周辺デバイス6を選択する場合を想定して説明する。まず、プロセッサ1はシステムバス2およびバスドライバ4を経由して周辺デバイス群5~7の中でアクセスすべき周辺デバイスを指定するため必要なコマンドデータを送出する。次いで、デコーダ3はプロセッサ1からのイネーブル信号10を受け付けるとプロセッサ初期設定後のCPUライトサイクルの開始時に周辺デバイス電源供給用選択信号をアクティブ(オン)状態にする。即ち、この場合においては、周辺デバイスDev

[r] 6の電源スイッチ8に対する周辺デバイスBev

[r] 6を除くDev [1] 5~Dev [n] 7の周辺 デバイスの電源スイッチ8に対する選択信号11~13 をノンアクティブ状態にする。この結果、周辺デバイス 選択信号12が電源スイッチ8をオン状態とするので周 辺デバイスDev[r]6及びこのデバイスDev ·[r]6に接続されたバスドライバ4に電源が供給され ることになる。一方周辺デバイス選択信号12を除く周 辺デバイス選択信号11~13は、Dev[r]6を除 く周辺デバイスDev [1] 5~Dev [n] 7の電源 スイッチ8をオフ状態とするので、Dev[r]6を除 く周辺デバイスDev [1] 5~Dev [n] 7、及び これらデバイス接続された各バスドライバへの電源供給 が停止されることになる。このようにしてデバイスDe v [r] 6に対するアクセスが終了した時、プロセッサ 1の指示によりデコーダ3はプロセッサ1のイネーブル 信号10をCPUライトサイクルの終了時にノンアクテ ィブ (オフ) 状態にし、それまでアクセスしていたデバ イスDev [r] 6の電源スイッチ8に対する周辺デバ イス選択信号12をノンアクティブ(オフ)状態にす る。その結果、周辺デバイス選択信号12は電源スイッ チ8をオフにし、周辺デバイスDev[r]6およびD ev[r]6につながるバスドライバ4への電源供給を 停止する。尚、イネーブル信号10はCPUのリード/ ライトサイクルにおいて、システムバス2上のアドレス /データ信号の出力に同期したCPUアクセスの信号と して出力される。デコーダ3は上記イネーブル信号がア クティブ (オン) 状態の期間のシステムバス 2上のアド レス出力信号をアドレスデコードし、該当する周辺デバ イスの選択信号 (11~13) をアクティブ (オン) 状 態にする。

【0011】実施例2.上記実施例では周辺デバイス選択信号を生成するために、プロセッサ1のシステムバス2入力による専用のデコーダを用いた電源制御回路を示したが、図2に示すように、プロセッサ1のポート出力信号14を直接選択信号の入力とするセレクタ回路15を備えた電源制御回路によっても同様の動作を期待できる。ここで、セレクタ回路15はプロセッサ1から出力される各周辺デバイスの選択信号(11~13)に一対一で対応するポート出力信号14とその各ポート出力信号14のイネーブル/ディセーブルを決定するイネーブル信号10をゲート入力とする論理積の結果を、最終的に各周辺デバイスに対する選択信号(11~13)として出力する。

【0012】実施例3.また、本発明の第3の実施例について図3について説明する。図3において、プロセッサ1からの周辺デバイス指示信号22と、プロセッサ1が要求する任意のタイミングで出力するイネーブル信号10が周辺デバイス選択回路17に対して供給される。即ち、周辺デバイス5~7に1対1に対応する周辺デバ50イス指示信号22は、上記イネーブル信号10がアクテ

ィブ(オン)状態の期間において有効となり、周辺デバ イス選択回路17からはプロセッサの周辺デバイス5~ 7に対するアクセスとは無関係にプロセッサ1が指示す る周辺デバイスのみを選択するための電源供給指示信号 20が出力される。一方プロセッサ1から任意のCPU タイミングで出力されるポート出力信号16がイニシャ ルリセット回路18に供給される回路構成とすることに より、該イニシャルリセット回路からは上記イネーブル 信号10とは無関係にアクティブ(オン)/ノンアクテ ィブ (オフ) 状態を決定する為の選択装置のセット・リ 10 セット信号21が生成される。次いで、これら電源供給 指示信号20と、選択装置セット・リセット信号21は セレクタ回路19に供給され、ここで指定デバイスに対 する最終的なON、OFF制御を行う為の電源供給選択 信号11~13が生成される。これによって周辺デバイ スに対するアクセスの手順が予め決まっている場合、プ ロセッサ1の任意の要求タイミングにて周辺デバイスへ の電源供給を自由にオン/オフできる。例えば、プロセ ッサ1がデバイスDev[r]6へ電源供給制御を行う 場合、イネーブル信号10がアクティブ (オン) 状態の 20 期間に周辺デバイス指示信号22によりデバイスDev [r] 6をアクティブ (オン) 状態にする電源供給指示 信号20がセレクタ回路19に入力される。一方プロセ ッサ1が予め決めたシーケンスに基づく CPUタイミン グで、ポート出力信号16がイニシャル回路18に入力 されて適宜アクティブ(オン)/ノンアクティブ(オ フ) 状態をとる選択装置セット・リセット信号21がセ レクタ回路19に入力される。その結果、セレクタ回路 19は電源供給指示信号20で指定された周辺デバイス に対して、選択装置セット・リセット信号21がノンア クティブ (オフ) 状態の期間該当する周辺デバイスD e v [r] 6の選択信号12をアクティブ(オン)状態に して周辺デバイスDev [r]6の電源スイッチ8をオ ンし、Dev「r]6に電源が供給される。

【0013】実施例4.また、この発明の第4の実施例 について図4に基づいて説明する。周辺デバイスの電源 供給のオン/オフ設定パターンが予め幾つかに設定でき る場合、図4に示すように、専用のパターンジェネレー タ24、25を追加することにより、プロセッサ1から のパターン指示信号23で、プロセッサからの最小限の インタフェース制御信号数で一定の周辺デバイスに対す る電源供給パターン選択信号を生成し、パターン選択回 路26を介して周辺デバイスに対する電源供給選択信号 11~13を生成することにより、簡易な回路構成で電 源供給制御を実現できる。例えば、パターンジェネレー タ24が周辺デバイスDev[r]6に対して電源供給 するようにパターン信号を出力する場合、まず、プロセ ッサ1がパターンジェネレータ24をアクティブ(オ ン)状態にするようにパターン指示信号23を出力す る。このパターン指示信号23を受けて、パターンジェ 50 ネレータ24は、周辺デバイスDev[r]6を含む電源供給グループを生成するようなパターン信号を出力する。次に、パターン選択回路26は、このパターンジェネレータ24の出力するパターン信号と他のパターンジェネレータ25のパターン信号との論理演算の結果を最終的な電源供給周辺デバイスの選択信号(11~13)として出力する。この結果、周辺デバイスの選択信号12のみがアクティブ(オン)状態になり、周辺デバイスDev[r]6にのみ電源が供給される。

【0014】実施例5. またこの発明の第5の実施例に ついて図5に基づいて説明する。図5に示すように、周 辺デバイスに対する電源供給選択信号11~13の組合 せパターン対応のコマンドレジスタを内蔵するパターン ジェネレータ27を備えた電源制御回路でも同様の動作 を期待できる。例えば、パターンジェネレータ27がプ ロセッサ1のシステムバス2に対し周辺デバイスDev [r] 6のみをアクティブ (オン) 状態にする出力コマ ンドをシステムバス2を経由してパターンジェネレータ 27に出力すれば、パターンジェネレータ27はこの出 カコマンドを受けて周辺デバイス選択信号12のみをア クティブ(オン)状態にし、その結果、周辺デバイスD e v [r] 6の電源供給選択信号12のみがアクティブ (オン) 状態となり、周辺デバイスDev [r] 6にの み電源が供給される。一方、プロセッサ1が周辺デバイ スDev [r] 6のみをノンアクティブ (オフ) 状態に する出力コマンドをシステムバス2を経由してパターン ジェネレータ27に出力すれば、パターンジェネレータ 27はこの出力コマンドを受けて周辺デバイス選択信号 12のみをノンアクティブ (オフ) 状態にし、その結 果、周辺デバイスDev [r] 6の電源供給選択信号1 2がノンアクティブ(オフ)状態となり、周辺デバイス Dev[r]6への電源供給が停止される。

[0015]

【発明の効果】以上の様にこの発明によれば、プロセッ サがアクセス対象とする周辺デバイスに対してのみ電源 供給を行い、この他のアクセス対象としない周辺デバイ ス及びアクセス動作の終了したデバイスに対しては電源 供給を停止可能とする様な電源制御回路としたので供給 電源の無駄な消費量を低減することができるという効果 がある。また、この発明によればアクセス対象とする周 辺デバイスのみを常時選択状態としておき、これとは別 に独立したコマンドデータによって該周辺デバイスに対 するアクティブ/ノンアクティブのタイミング制御を行 うようにしたので、きめ細かな電源オン/オフ制御を実 現できるという効果がある。さらに、この発明によれ ば、複数個のパターンジェネレータ回路の組合せによっ て最終的に目的とする周辺デバイスを選択する様にした ので電源投入の対象とする複数の周辺デバイス群をプロ グラムの制御内容に応じて任意のグループに分類したり 階層構造別に分割する事ができるという効果を奏する。

【図面の簡単な説明】

【図1】この発明の第1の実施例によるプロセッサ周辺 部電源制御回路のプロック図である。

【図2】この発明の第2の実施例によるプロセッサ周辺 部電源制御回路のブロック図である。

【図3】この発明の第3の実施例によるプロセッサ周辺 部電源制御回路のブロック図である。

【図4】この発明の第4の実施例によるプロセッサ周辺 部電源制御回路のブロック図である。

【図5】この発明の第5の実施例によるプロセッサ周辺 10 部電源制御回路のブロック図である。

【図6】従来のプロセッサ周辺部電源制御回路のブロック図である。

【符号の説明】

- 1 プロセッサ
- 2 システムバス
- 3 デコーダ回路
- 4 バスドライバ

5~7 周辺デバイス群

- 8 電源スイッチ
- 9 供給電源
- 10 プロセッサのイネーブル信号
- 11~13 周辺デバイス電源供給選択信号

8

- 14 プロセッサのポート出力信号
- 15 セレクタ回路
- 16 プロセッサのポート出力信号
- 17 周辺デバイス選択回路
- 0 18 イニシャルリセット回路
 - 19 セレクタ回路
 - 20 周辺デバイス電源供給選択信号
 - 21 選択装置セット・リセット信号
 - 22 周辺デバイス指示信号
 - 23 パターン指示信号
 - 24、25、27 パターンジェネレータ
 - 26 パターン選択回路

